ZEISS

Praktikum im Bereich FPGA-Entwicklung (m/w/x)

ZEISS

Jena · Posted Mar 25

Engineering Onsite
Apply now

Praktikum im Bereich FPGA-Entwicklung in Jena. Aufgaben: Entwurf und Implementierung von Codegeneratoren zur automatischen Generierung von VHDL-Modulen in Python; Integration der generierten Module in ein bestehendes VHDL-Design; Äquivalenztests und Verifikation mit QuestaSim; Synthese des VHDL-Codes für eine repräsentative FPGA-Plattform; Dokumentation der Arbeitsergebnisse.

What they are looking for

Python Vhdl Questasim

Details

Work type
Onsite

Get new Engineering internships by email

Free daily digest, matched to what you pick. Unsubscribe anytime.